MIPS处理器学习报告

未完成，占坑

参考《自己动手写CPU》

报告框架

一、 设计方案工作原理

1. 系统总体介绍

   1. 计算机的简单组成模型(P2)与计算机的简单实用模型(P3);
   2. MIPS32指令集架构(P9);

2. 预期实现目标定位

   本课设的目标是实现一款兼容MIPS32指令集架构的处理器，该处理器是通过硬件描述语言Verilog HDL编写代码实现的，编写后的代码经过编译可以下载到FPGA芯片上，组成实际的硬件电路。

   目标：五级流水线、 ... (P50)

   实现的指令集：(P11)

3. 系统结构工作原理

   (P56 图3-7)

   将编译好的指令放入指令存储器，五级流水线在时钟的控制下完成取址、译码、执行、访存、回写这5个阶段，完成程序的执行。

二、 核心部件设计

1. 五级流水线的整体架构，工作流程：(P50)(详细)
2. 详细说明ori指令的实现过程：(P58)(详细)
3. 最小SOPC的实现：(P87)
4. 流水线数据相关问题：(P107,P135)
5. 流水线暂停机制：(P174)
6. 除法指令的实现：(P192)(详细)
7. 转移指令与延迟槽：(P206)
8. 协处理器CP0的功能与实现：(P287)
9. 异常处理：(P316)(详细)

三、 作品成效总结

1. 整体RTL图；
2. 实现的指令集的仿真图；
3. 异常处理的仿真；
4. 下载到FPGA芯片里的运行情况；

四、 参考资料及文献

五、 附件